- Fuld Adder Circuit:
- Fuld adder kredsløbskonstruktion:
- Cascading Adder Circuits
- Praktisk demonstration af Full Adder Circuit:
- Brugte komponenter-
I den foregående tutorial af halv adder kredsløbskonstruktion havde vi set, hvordan computeren bruger single bit binære tal 0 og 1 til tilføjelse og oprette SUM og udføre. I dag lærer vi om opførelsen af Full-Adder Circuit.
Her er en kort idé om binære adders. Der er hovedsagelig to typer af Adder: Half Adder og Full Adder. I halv adder kan vi tilføje 2-bit binære tal, men vi kan ikke tilføje bærebit i halv adder sammen med de to binære tal. Men i Full Adder Circuit kan vi tilføje carry in bit sammen med de to binære tal. Vi kan også tilføje flere bits binære tal ved at kaskade de fulde adderkredsløb, som vi vil se senere i denne vejledning. Vi bruger også IC 74LS283N til praktisk at demonstrere Full Adder-kredsløbet.
Fuld Adder Circuit:
Så vi ved, at Half-adder kredsløb har en stor ulempe, at vi ikke har mulighed for at give 'Carry in' bit til tilføjelse. I tilfælde af fuld adderkonstruktion kan vi faktisk foretage en input i kredsløbet og kunne tilføje det med andre to indgange A og B. Så i tilfælde af Full Adder Circuit har vi tre input A, B og Carry In, og vi får slutproduktion SUM og Udfør. Så A + B + CARRY IN = SUM og CARRY OUT.
I henhold til matematik, hvis vi tilføjer to halve tal, ville vi få det fulde tal, den samme ting sker her i fuld adder kredsløbskonstruktion. Vi tilføjer to halvt adder kredsløb med en ekstra tilføjelse af ELLER gate og får et komplet fuldt adder kredsløb.
Fuld adder kredsløbskonstruktion:
Lad os se blokdiagrammet,
Fuldt adder kredsløbkonstruktionen er vist i ovenstående blokdiagram, hvor to halve adderkredsløb tilføjes sammen med en ELLER-port. Første halvdel adder kredsløb er på venstre side, vi giver to single bit binære indgange A og B. Som det ses i den foregående halv adder tutorial, vil det producere to outputs, SUM og Carry out. Første halvdel af adderkredsløbets SUM-udgang tilvejebringes yderligere til den anden halvdel af adderingskredsløbets input. Vi leverede indføringsbit på tværs af den anden indgang i anden halvlegs ordrekredsløb. Igen vil det give SUM ud og udføre bit. Denne SUM-udgang er den endelige udgang fra Full adder-kredsløbet. På den anden side forsynes udførslen af første halvdel af adderkredsløbet og udførelsen af det andet adderer-kredsløb yderligere i ELLER logikporten. Efter logik ELLER af to Carry output får vi den sidste udførelse af fuldt adder kredsløb.
Den endelige gennemførelse repræsenterer den mest betydningsfulde bit eller MSB.
Hvis vi ser det faktiske kredsløb inde i den fulde adder, vil vi se to Half adders, der bruger XOR gate og AND gate med en ekstra ELLER gate.
I ovenstående billede vises faktiske symboler i stedet for blokdiagram. I den foregående halvadder-tutorial havde vi set sandhedstabellen over to logiske porte, der har to inputmuligheder, XOR og AND-porte. Her tilføjes en ekstra port i kredsløbet ELLER porten.
Du kan lære mere om logiske porte her.
Sandhedstabel over fuldt adder kredsløb:
Da fuldt adder kredsløb beskæftiger sig med tre indgange, opdateres sandhedstabellen også med tre indgangssøjler og to udgangssøjler.
|
Bær ind |
Indgang A |
Indgang B |
SUM |
Fortsæt |
|
0 |
0 |
0 |
0 |
0 |
|
0 |
1 |
0 |
1 |
0 |
|
0 |
0 |
1 |
1 |
0 |
|
0 |
1 |
1 |
0 |
1 |
|
1 |
0 |
0 |
1 |
0 |
|
1 |
1 |
0 |
0 |
1 |
|
1 |
0 |
1 |
0 |
1 |
|
1 |
1 |
1 |
1 |
1 |
Vi kan også udtrykke den fulde adderkredsløbskonstruktion i boolsk udtryk.
I tilfælde af SUM XOR vi først A og B-input, derefter XOR igen output med Carry in. Så summen er (A XOR B) XOR C.
Vi kan også udtrykke det med (A ⊕ B) ⊕ Carry in.
For udførelsen er det nu A OG B ELLER Carry in (A XOR B), som yderligere er repræsenteret af AB + (A ⊕ B).
Cascading Adder Circuits
Fra nu af beskrev vi konstruktionen af enkeltbit-adderkredsløb med logiske porte. Men hvad hvis vi vil tilføje to mere end en bitnumre?
Her er fordelen ved fuldt adder kredsløb. Vi kan kaskade enkeltbit fulde adder kredsløb og kunne tilføje to multiple bit binære tal. Denne type kaskadefuldt adderkredsløb kaldes Ripple Carry Adder-kredsløb.
I tilfælde af Ripple Carry Adder kredsløb, Carry out of the each full adder is the Carry in of the next most significant adder circuit. Da bærebiten kruser ind i næste trin, kaldes den som krusningsbæreradder-kredsløb. Bærebør krølles fra venstre mod højre (LSB til MSB).
I ovenstående blokdiagram tilføjer vi to tre-bit binære tal. Vi kan se tre fulde adderkredsløb er kaskaderet sammen. Disse tre fulde adderkredsløb producerer det endelige SUM-resultat, der produceres af disse tre sumoutput fra tre separate halvtaddekredsløb. Udførelsen er direkte forbundet til det næste vigtige adderkredsløb. Efter det sidste adderkredsløb skal du udføre den sidste udførelsesbit.
Denne type kredsløb har også begrænsninger. Det vil medføre uønsket forsinkelse, når vi prøver at tilføje et stort antal. Denne forsinkelse kaldes forplantningsforsinkelse. Under tilføjelsen af to 32 bit- eller 64 bit-numre venter Carry out-biten, som er den endelige udgangs MSB, på ændringerne i tidligere logiske porte.
For at overvinde denne situation kræves der meget høj klokkehastighed. Imidlertid kan dette problem løses ved hjælp af carry look ahead-binært adderkredsløb, hvor en parallel adder bruges til at producere bærebit fra A- og B-indgangen.
Praktisk demonstration af Full Adder Circuit:
Vi bruger en komplet adderlogikchip og tilføjer 4 bit binære tal ved hjælp af den. Vi bruger TTL 4 bit binært adder kredsløb ved hjælp af IC 74LS283N.
Brugte komponenter-
- 4-polede dip switches 2 stk
- 4 stk. Røde lysdioder
- 1 stk Grøn LED
- 8stk 4.7k modstande
- 74LS283N
- 5 stk 1k modstande
- Brødbræt
- Tilslutning af ledninger
- 5V adapter
På billedet ovenfor vises 74LS283N. 74LS283N er en 4bit fuld adder TTL-chip med carry look-ahead-funktion. Stiftdiagrammet er vist i skemaet nedenfor.
Pin 16 og Pin 8 er henholdsvis VCC og Ground, Pin 5, 3, 14 og 12 er det første 4-bit nummer (P) hvor Pin 5 er MSB og pin 12 er LSB. På den anden side er pin 6, 2, 15, 11 det andet 4 bit nummer, hvor pin 6 er MSB, og pin 11 er LSB. Pin 4, 1, 13 og 10 er SUM-output. Pin 4 er MSB og pin 10 er LSB, når der ikke er nogen udførelse.
4.7k modstande bruges i alle indgangsstift til at give logik 0, når DIP-kontakten er i OFF-tilstand. På grund af modstanden kan vi let skifte fra logik 1 (binær bit 1) til logik 0 (binær bit 0). Vi bruger 5V strømforsyning. Når DIP-switchene er TIL, kortsluttes indgangsstifterne med 5V; vi brugte røde lysdioder til at repræsentere SUM-bits og grøn LED til udfør bit.
Tjek også demonstrationsvideoen nedenfor, hvor vi har vist tilføjelse af to 4-bit binære tal.