Synkron tæller

Hvad er en tæller?

En tæller er en enhed, der kan tælle en bestemt begivenhed på basis af hvor mange gange den eller de bestemte begivenheder er indtruffet. I et digitalt logiksystem eller computere kan denne tæller tælle og gemme det antal gange en bestemt begivenhed eller proces har fundet sted, afhængigt af et ursignal. Den mest almindelige type tæller er sekventielt digitalt logik kredsløb med en enkelt urindgang og flere udgange. Udgangene repræsenterer binære eller binære kodede decimaltal. Hver urimpuls øger enten antallet eller formindsker antallet.

Synkron tæller

Synchrounous refererer generelt til noget, der er kordineret med andre baseret på tid. Synkrone signaler forekommer med samme urhastighed, og alle urene følger det samme referenceur.

I forrige tutorial af Asynkron tæller har vi set, at output fra denne tæller er direkte forbundet til indgangen til den næste efterfølgende tæller og opretter et kædesystem, og på grund af denne kædesystems udbredelsesforsinkelse vises under tællefasen og skaber tællingsforsinkelser. I en synkron tæller bruger uret på alle flip-flops den samme kilde og skaber det samme ursignal på samme tid. Så en tæller, der bruger det samme ursignal fra den samme kilde på samme tid, kaldes Synkron tæller.

Synkron tæller

I ovenstående billede vises det grundlæggende synkrontællerdesign, som er synkrontæller. En 4-bit synkron op-tæller begynder at tælle fra 0 (0000 i binær) og øges eller tæller op til 15 (1111 i binær) og start derefter en ny tællecyklus ved at blive nulstillet. Driftsfrekvensen er meget højere end den samme række Asynkron tæller. Der er heller ikke nogen udbredelsesforsinkelse i den synkrone tæller, bare fordi alle flip-flops eller tællertrin er i parallel urkilde, og uret udløser alle tællere på samme tid.

Det eksterne ur leveres direkte til alle JK Flip-flops på samme tid på en parallel måde. Hvis vi ser kredsløbet, er den første flip-flop, FFA, som er den mindst signifikante bit i denne 4-bit synkron tæller, forbundet til en ekstern Logic 1-indgang via J- og K-pin. På grund af denne forbindelse ændrer HIGH- logik på tværs af Logic 1-signalet tilstanden for første flip-flop på hver urimpuls.

Næste trin er den anden flip-flop FFB, input pin af J og K forbundet over output fra den første Flip-flop. I tilfælde af FFC og FFD giver to separate AND gate den nødvendige logik på tværs af dem. Disse OG-porte skaber logik ved hjælp af input og output fra flip-flops fra det forrige trin.

Vi kan oprette den samme tællesekvens, der bruges i den asynkrone tæller ved at lave en situation, hvor hver flip-flops ændrer sin tilstand afhængigt af, om al foregående flip-flops-output er høj i logik eller ej. Men i dette scenarie vil der ikke være nogen ringeffekt, bare fordi alle flip-flops er uret på samme tid.

Synkron nedtæller

Små ændringer i OG-sektionen og ved hjælp af det inverterede output fra JK-flip-flop kan vi oprette synkron nedtæller. En 4-bit synkron nedtæller begynder at tælle fra 15 (1111 i binær) og mindske eller tælle nedad til 0 eller 0000, og derefter starter den en ny tællecyklus ved at blive nulstillet. I synkron nedtæller, OG Gate-input ændres. Første Flip-flop FFA-input er den samme som vi brugte i forrige Synkron op-tæller. I stedet for direkte at fremføre output fra den første flip-flop til den næste efterfølgende flip-flop, bruger vi inverteret output pin, som bruges til at give J og K input over næste flip-flop FFB og også brugt som input pin over AND Port. Det samme som det foregående kredsløb giver to AND-porte den nødvendige logik til de næste to Flip-flops FFC og FFD.

Synkron tællerdiagram

I ovenstående billede vises urindgang på tværs af flip-flops og output-tidsdiagrammet. På hver urimpuls tæller synkron tæller sekventielt. Tælleoutputtet over fire udgangsstifter er inkrementelt fra 0 til 15, i binær 0000 til 1111 til 4-bit synkron op-tæller. Efter 15 eller 1111 nulstilles tælleren til 0 eller 0000 og tæller igen med en ny tællecyklus.

For synkron nedtæller, hvor den inverterede udgang er forbundet over AND-porten, sker der nøjagtigt modsat tællingstrin. Tælleren begynder at tælle fra 15 eller 1111 til 0 eller 0000 og genstartes derefter for at starte en ny tællecyklus og igen starte fra 15 eller 0000.

4 bit-synkron tiårstæller

Samme som Asynkron tæller, en Decade-tæller eller BCD-tæller, der kan tælle 0 til, kan laves ved kaskadefraketter. Samme som Asynkron tæller, vil den også have "divide by n" -funktion med modulo eller MOD-nummer. Vi er nødt til at øge MOD-antallet af den synkrontæller (kan være i op- eller nedkonfiguration).

Her er det 4-bit synkrone tiår tællerkredsløb vist-

Ovenstående kredsløb er lavet ved hjælp af synkron binær tæller, der producerer tællesekvens fra 0 til 9. Yderligere logik implementeres for ønsket tilstandssekvens og for at konvertere denne binære tæller til tiårstæller (basis 10 tal, decimal). Når output når tælling 9 eller 1001, nulstilles tælleren til 0000 og tæller igen op til 1001.

I ovenstående kredsløb vil AND-porte detektere tællesekvensen når 9 eller 1001 og ændre tilstanden af ​​en tredje flip-flop fra venstre, FFC for at ændre dens tilstand på den næste urpuls. Tælleren nulstilles derefter til 000 og begynder igen at tælle indtil 1001 er nået.

MOD-12 kan laves fra ovenstående kredsløb, hvis vi ændrer positionen for OG-porte, og den tæller 12 tilstande fra 0 (0000 i binær) til 11 (1011 i binær) og derefter nulstilles til 0.

Trigger Pulse-relateret information

Der er to typer kantudløste flip-flops til rådighed, Positiv kant eller Negativ kant.

Positive Edge eller Rising Edge-flip-flops tæller et enkelt trin, når urindgangen ændrer sin tilstand fra Logic 0 til Logic 1, i et andet udtryk Logic Low til Logic High.

På den anden side tæller Negative Edge eller faldende Edge-flip-flops et enkelt trin, når urindgangen ændrer sin tilstand fra Logic 1 til Logic 0, i et andet udtryk Logic High til Logic Low.

Rippel tællere bruger faldende kant eller negativ kant udløst ur plus for at ændre tilstand. Der er en grund bag det. Det vil gøre det nemmere at kaskade tællere sammen, da den mest betydningsfulde bit af en tæller kan drive urindgangen til den næste tæller.

Synkront tællertilbud udføre og bære pin til tællerkoblingsrelateret applikation. På grund af dette er der ingen formeringsforsinkelse inde i kredsløbet.

Fordele og ulemper ved synkron tæller

Nu er vi bekendt med synkron tæller, og hvad er forskellen mellem den asynkrone tæller og den synkron tæller. Synkron tæller eliminerer mange begrænsninger, der ankommer til asynkron tæller.

De fordele ved den Synkron counter er som følger-

1. Det er lettere at designe end den asynkrone tæller.
2. Det fungerer samtidigt.
3. Ingen formeringsforsinkelse forbundet med det.
4. Tællesekvensen styres ved hjælp af logiske porte, fejlchancerne er lavere.
5. Hurtigere betjening end den asynkrone tæller.

Selvom der er mange fordele, er en stor ulempe ved at arbejde med synkron tæller, at det kræver en masse ekstra logik at udføre.

Brug af synkron tæller

Få applikationer, hvor der anvendes synkrone tællere -

1. Maskinens bevægelseskontrol
2. Motor RPM tæller
3. Roterende akselkodere
4. Digitalt ur eller pulsgeneratorer.
5. Digitale ur- og alarmsystemer.